組成原理研究生入學經典試卷六_跨考網

???? ? 1．為了運算器的高速性，采用了A.___進位，B.___乘除法，C.___等并行技術措施。

　　2．虛擬存儲器只是一個容量非常大的存儲器A.___模型，不是任何實際的B.___存儲器。

　　3．RISC CPU是克服A.___機器缺點的基礎上發(fā)展起來的，它具有的三個要素是（1）一個有限的B.___，（2）CPU配備大量的C.___，（3）強調D.___的優(yōu)化。

　　4．總線異步定時協(xié)議中，后一事件出現(xiàn)在總線上的A.___取決于前一事件的出現(xiàn)，即建立在B.___或互鎖機制基礎上，不需要統(tǒng)一的C.___信號，總線周期長度是D.___的。

　　5．溫徹斯特磁盤是一種采用先進技術研制的A.___磁頭，B.___盤片的磁盤機，它將磁頭，盤片，電機等驅動部件讀寫電路等組裝成一個C.___機電一體化整體，成為最有代表性的D.___存儲器。

　　6．通道與CPU分時使用A.___，實現(xiàn)了B.___內部的數(shù)據(jù)處理和C.___的并行工作。

　　二、（11分）設有兩個十進制數(shù)：x= -0.875×21，y=0.625×22。

　　（1）將x，y的尾數(shù)轉換為二進制補碼形式。

　?。?）設階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過補碼運算規(guī)則求出z=x-y的二進制浮點規(guī)格化結果。

　　三、（11分）CPU的地址總線16根（A15-A0，A0是低位），雙向數(shù)據(jù)總線16根(D15-D0)，控制總線中與主存有關的信號有MREQ(允許訪存，低電平有效)，R/W(高電平讀命令，低電平寫命令)。主存地址空間分配如下：0-8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進制，按字編址?，F(xiàn)有如下芯片：

　　EPROM:8K×16位（控制端僅有CS）,16位×8位

　　SRAM:16K×1位，2K×8位, 4K×16位， 8K×16位

　　請從上述芯片中選擇芯片設計該計算機的主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。